仿真智库
Articles
-
信号完整性之有损传输线
有损传输线,是在传输线理论模型的基础上,进一步靠近实际的模型,因为在实际的传输过程中,必然会产生损耗。由此会引起信号上升沿的退化,进而带来符号间干扰(ISI)和眼图塌陷。
넶74 2023-05-17 -
被寄予厚望的Chiplet技术
Chiplet又称“小芯片”或“芯粒”,它是将一个功能丰富且面积较大的芯片裸片(die)拆分成多个芯粒(chiplet),并将这些具有特定功能的芯粒通过先进封装的形式组合在一起,最终形成一个系统芯片。
넶48 2023-05-11 -
-
单端S参数与差分S参数转化
在高速模数转换系统中同时存在数字与射频(模拟)两种信号,对于差分形式的射频信号,在设计过程中需要定量地确定差分线之间的间距、单根差分线的线宽、差分对的抗干扰能力以及端接匹配电阻大小等参数
넶120 2023-05-11 -
如何抑制电磁干扰
随着电子设备的电子信号和处理器的频率不断提升,电子系统已经是一个包含多种元器件和许多分系统的复杂设备。高密和高速会令系统的辐射加重,而低压和高灵敏度会使系统的抗扰度降低。因此,电磁干扰(EMI)威胁着电子设备的安全性、可靠性和稳定性。
넶25 2023-05-11 -
-
信号完整性之有损传输线
有损传输线,是在传输线理论模型的基础上,进一步靠近实际的模型,因为在实际的传输过程中,必然会产生损耗。由此会引起信号上升沿的退化,进而带来符号间干扰(ISI)和眼图塌陷。
넶74 2023-05-17 -
被寄予厚望的Chiplet技术
Chiplet又称“小芯片”或“芯粒”,它是将一个功能丰富且面积较大的芯片裸片(die)拆分成多个芯粒(chiplet),并将这些具有特定功能的芯粒通过先进封装的形式组合在一起,最终形成一个系统芯片。
넶48 2023-05-11 -
技术资源
Technical Information
仿真案例
Simulation Cases
-
VPU封装案例
FCBGA封装的Intel Movidius VPU基板设计。VPU封装有一个Flip-chip连接Die和一个BGA连接Package,六层设计。
05-08
-
AR眼镜主板案例
AR 眼镜主板,采用Intel Movidius视觉处理单元(VPU)作为音视频采集与视频显示处理单元。采用一颗专用PMIC芯片为VPU处理单元供电,VPU单元内核供电电压0.8V,最大负载电流6A。
05-10
-
Merge案例
模拟VPU封装贴片到AR眼镜主板上,AR 眼镜主板:采用Intel Movidius视觉处理单元(VPU)作为音视频采集与视频显示处理单元,VPU封装:有一个Flip-chip连接Die和一个BGA连接Package,六层设计。封装板尺寸8.8x8.8mm,板厚0.49mm。
05-18
使命:EDA后端全流程仿真与自动化诊断
愿景:成为EDA后端仿真世界领先企业
公众号