VPU封装案例

案例介绍：基于FCBGA的Intel Movidius VPU封装基板设计

VPU封装有一个Flip-chip连接Die和一个BGA连接Package，六层设计。

封装板尺寸8.8x8.8mm，板厚0.49mm。

设计有VDDCV/VDDIO/DRAM_VDDC供电网络各一个，有电源平面和地平面，另有MIPI/USB3.0等高速信号，走线在第二层，而低速信号主要分布在第四层。

设计在WisimDC仿真环境里的3D显示效果

左侧Bottom面压降云图，图示红色亮点显示某过孔在Bottom面产生有1mV最大压降，但仍在可接受范围。

右侧Top面电流密度云图，电流密度云图显示，Top面DRAM_VDDC电源网络局部走线的电流密度达到了660A/mm²，超出了常规的100A/mm²，原因在于布线宽度偏窄，设计师可以针对性加粗该段布线。

左侧Top面电压分布云图，从云图可以看出蓝色地平面的电压值较低，而供电电源网络正极、包括一些穿层过孔的电压接近额定值，在合理范围。

右侧地平面层功率损失云图，地平面层整体功率损失较低，在合理范围，部分过孔功率损失较大，可适当增加过孔数量。

左侧 Top面功率密度云图，除个别走线功率密度较大、需要增加线宽外，其余平面功率损失合理。

右侧第四层电流分布云图，除部分过孔电流较高、需要增加一些穿层过孔外，其余线路电流分配基本合理。